幸运飞艇微信群

产品展示

产品一类    /    产品二类    /    产品三类    /    产品四类    /   

幸运飞艇微信群

基于FPGA器件实现对DDR SDRAM的控制
发表时间:2018-11-03 09:36     阅读次数:

  的控制,以状态机来描述对DDR SDRAM 的各种时序操作,设计了DDR SDRAM 的数据与命令。用控制核来简化对DDR SDRAM 的操作,并采用自顶至下模块化的设计方法,将控制核嵌入到整个数据采集系统的控制模块中,完成了数据的高速采集、存储及上传。使用开发软件II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明,完成了对DDR SDRAM 的突发读写操作,达到了预期设计的目标。

  DDR 内存是在SDRAM 内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器,以Hynix 公司生产的型号为HY5DU121622B(L)TP 的DDR SDRAM 为存储器,完成了对数据的高速大容量存储。

  DDR SDRAM 支持的常用命令有7 种:空操作(NOP)、激活操作(Active)、突发读(BurstRead)、突发写(Burst Write)、自动刷新(Autorefresh)、预充电(Precharge)、模式寄存器配置(Mode Register Set)。所有的操作命令都是通过信号线RAS_N、CAS_N、WE_N 共同控▼▲制来实现的。在对DDR SDRAM 进行存取数据操作之前,首先要对其初始化,即设置DDR SDRAM的普通模式寄存器和扩展模式寄存器,确定DDR SDRAM 的工作方式,这些设置包括突发长度、突发类型、CAS 潜伏期和工作模式以及扩展模式寄存器中的对DDR SDRAM 内部延迟锁定回路(DLL)的使能与输出驱动能力的设置。

  初始化完成之后,DDR SDRAM 便进入正常的工作状态,此时便可对存储器进行读写和刷新。DDR SDRAM 在一对差分时钟的控制下工作。命令(地址和控制信号)在每个时钟的上升沿被触发。随着数据DQ 一起传送的还包括一个双向的数据选通信号DQS,接收方通过该信号来接收数据。DQS 作为选通信号在读周期中由DDR SDRAM 产生,在写周期中由存储器的控制器产生。该选通信号与数据相关,其作用类似于一个独立的时钟,并满足相应的时序要求。由于DDR SDRAM 的数据接口在时钟的两个沿的触发下工作,其数据宽度是存储器数据宽度的一半。为实现数据的大容量存储,设计时采用的是一个控制核同时对两片DDR SDRAM 进行操作,外接数据线的宽度由单片DDR SDRAM 的16 位扩展到32位。

  对DDR SDRAM 的读和写操作是基于突发的,即从一个选定的地址单元开始,连续存取已设置长度的地址单元,该长度就是所谓的突发长度。DDR SDRAM 提供的可编程的读或写的突发长度为2,4 或8。数据的存取以一个激活命令(Active)开始,接着便是读(BurstRead)或写(Burst Write)命令。与激活命令一起被触发的地址位用来选择将要存取的区和页(或行),与读或写命令一起被触发的地址位用来选择突发存取的起始列单元。读命令被触发后,数据将在1.5~3 个时钟周期之后出现在数据总线上。这个延迟就是所谓的CAS 潜伏期(CAS latency),即从DDR SDRAM 内核读出数据到数据出现在数据总线上所需要的时间。CAS 潜伏期的大小与SDRAM 的速度和存储器的时钟频率有关。当要存取一个不同行的地址单元时,需要通过一个预充电(Precharge)操作关闭当前行。

  自动刷新(Autorefresh)命令用来周期性地刷新DDR SDRAM,以保持其内部的数据不丢失。2 DDR SDRAM 控制器的设计DDR SDRAM 控制器的功能包括:

  (3)将DDR SDRAM 接口的双时钟沿数据转换为单时钟沿数据,使得对DDR SDRAM 的操作类似于普通RAM;

  (4)控制器还要产生周期性的刷新命令来维持DDR SDRAM 内的数据而不丢失。其控制转换图如图1 所示。

  在对DDR SDRAM 初始化完成之后,就可进行读、写或其他操作。在执行读(写)命令之前,先要激活将要读(写)的行,之后便可对该行进行突发读(写)。在控制器的设计中,所有的读写命令都是不带预充电的,因此,某一行被激活之后将一直处于激活状态,直到用户发送突发终止命令,此时控制器将自动产生一个预充电命令来关闭当前行。这样,某一行被激活之后用户便可进行连续的突发读(写)操作,从而节省了每次突发读写所需要的激活时间,提高了系统的数据吞吐率。

  通过对DDR SDRAM 的读时序的分析,将整个读操作过程分解为7 个状态,每一个状态都对应着不同的命令(CMD)值,DDR 控制核通过对CMD 的译码完成对DDR SDRAM的操作。从整体的控制过程来看,读操作流程如图2 所示。其中实线表示的是读操作的控制流程,虚线表示的读操作的状态转换流程。控制流程的实现依赖于控制器内部状态转换产生的控制信号。实现各状态之间切换的控制信号主要有命令应答信号CMDACK,外部控制信号RDREQ 以及程序内部的计数器Count_READ。当系统的主状态机进入到读数据状态时,控制信号CBE=“010”;控制器内部的状态机进入到读状态。读流程中另一个重要的信号为RDREQ,它是由控制器后端的缓存(FIFO)产生的,当缓存中数据容量低于设定值时,信号RDREQ 被置高,读状态由PRE_NOP 进入READA,发起一次读操作,完成8 个数据的传送。程序内部的计数器Count_READ 保证控制核在经过设定的CAS 潜伏期后从数据总线上读取数据。

  主状态机用于控制整个数据采集系统的工作流程。各功能模块的◆●△▼●配合,命令的发送,数据的采集、存储和传输都需要状态机来协调并严格控制时序关系。其状态转换◇=△▲图如图4 所示。控制器上电或复位时进入IDLE 状态,其中LA 和LD 分别为PCI 局部总线的地址线和数据线,上位机的发送的命令通过PCI 总线及接口芯片传送到PCI 局部总线,其中地址线的变化将引起状态机内部的状态转换,状态转换的同时,相应的配置★-●=•▽字将出现在数据线上。配置完参数之后,转态机进入等待数据状态(WAIT_DATA),当触发信号满足要求之后(TRG=‘1’),自动进入到保存数据状态(SAVE_DATA),在此状态下,控制程序开始进行数据采集。指定存储深度的数据采集完成后,主状态机自动进入等待读数据状态,在接受到地址线上的状态转换命令后,分别进入读取A 通道和B 通道数据的状态。数据读完之后,上位机发送命令使状态返回到IDLE 状态。

  系统的顶层文件DATA_SAMPLE 的结构如图5 所示,FPGA 内置的主要有前端缓存模块DATATO_RAM、后端缓存模块TO_LD 和DDR SDRAM 的控制模块SDRAM。从数据流程上看,前端缓存将双路AD 采集到的数据合并成64 位,当缓存中的数据达到设定的存储深度时,控制模块在100MHz 的时钟下将数据读出,并将64 位数据拆分成32 位分别存储到两片DDR SDRAM 中。进入到读状态时,控制模块同时从两片DDR SDRAM 中读出32位的数据,根据用户所选择的数据通道,控制逻辑将相应的数据送入后端缓存中,后端缓存再将数据拆分成16 位,通过PCI 局部总线传送到上位机中。从控制流程上看,DATATO_RAM和TO_LD 中都设置了数据计数器,当DATATO_RAM 中存储的数据量超过设定值时,读使能RDEN 有效,控制模块从缓存中一次读走4 个数据。后端缓存的控制方式与此类似。

  控制模块SDRAM 由两部分组成,其结构如图6 所示。其中ADDR 为地址产•●生模块,给控制核ddr_sdram 提供数据操作的行地址和列地址。控制核ddr_sdram 完成的功能包括将内部状态转换产生的CMD 控制命令译码成DDR SDRAM 所能实现的各种操作并实现以双倍的速率与DDR SDRAM 进行数据交换的接口。ddr_sdram 的结构框图如图7 所示。

  控制核ddr_sdram 采用自顶而下模块化的设计方法,由4 个模块构成:ddr_sdram 顶层模块、控制接口模块、命令模块和数据路径模块。ddr_sdram 顶层模块初始化并把其余三个模块有机地结合起来;控制接口模块接收CMD 命令和相关存储器地址,对命令进行译码并将请求发送给命令模块;命令模块接收从控制接口模块译码后的命令和地址,产生相应的命令给DDR S◆▼DRAM;数据路径模块在读命令READA 和写命令WRITEA 期间处理数据交换。控制接口模块包含1 个命令译码器和1 个16 位的刷新减计数器及相应的控制电路。 命令译码器译码并将译码后的命令及相应的地址转送给命令模块。减计数器和相应的控制电路用来产生刷新命令给命令模块。其值就是由LOAD_REG2 命令写入到REG2 中的值。当计数器减到0 时,控制接口模块就向命令模块发Request 并一直保持到命令模块发Ack 来响应该请求。一旦控制接口模块接收到Ack,减计数器就会重新写入REG2 中的值。命令模块由1 个简单的仲裁器、命令发生器及命令时序器组成。它接收从控制接口模块来的译码后的命令,同时接收刷新控制逻辑发来的刷新请求命令并产生正确的命令给DDR SDRAM。仲裁器在控制接口发来的命令和刷新控制逻辑发来的刷新请求命令之间进行仲裁。刷新请求命令的优先级高于控制接口来的命令。

  在仲裁器收到命令译码器发来的命令后,该命令就传送到命令发生器,命令时序器即用3 个移位寄存器产生正确的命令时序后发给DDR SDRAM。1 个移位寄存器用来控制激活命令时序,1 个用来控制READA 和WRITEA命令,1 个用来计时操作命令的持续时间,为仲裁器确定最后的请求操作是否完成。数据路径模块提供了DDR SDRAM 到FPGA 的数据通道。在和DDR SDRAM 接口的一方,数据路径模块将从DDR SDRAM 过来的数据总线MHz 的时钟频率接收DDR SDRAM 在100MHz 时钟的上下沿送出的数据。在和FPGA 接口的一方,数据路径模块将从FPGA 送来的数据宽度减半并以2 倍的速率送给DDR SDRAM。4 系统实现的功能及结果分析逻辑分析仪SignalTap II 是Quartus II 软件中集成的一个内部逻辑分析软件,使用它可以观察本设计的内部信号波形。在系统的软件设计和仿真完成之后,将编译后的文件下载到系统的硬件中,对DDR SDRAM 控制器的状态转移和读写流程中各个信号进行了实时的采集与显示。

  如图8 所示,是控制器读数据时嵌入式逻辑分析仪采集到的波形图。第9 行到第15行的信号显示的是读流程中各状态之间的切换过程。读命令发出之后,经过CAS 潜伏期,DDR SDRAM 突发传输8 个数据,并产生选通信号DQS。控制器在读到数据线DQ 上的数据后,将数据宽度加倍,传送到后端缓存中。

  写数据的波形图如图9 所示,当主状态机在SAVE_DATA 状态时,DDR SDRAM 从控制器的数据总线 个数据。图中的选通信号HI_LO 是由控制器产生的,在信号的上升沿和下降沿存储器存储数据总线 个完成一次写操作。直到前端缓存的读使能信号有效时,控制器从前端缓存读取数据,并发起下一次写操作。

  将所设计的控制器用于最高采样速率为10MHz 的数据采集系统中,DDR SDRAM 工作的差分时钟为100MHz,容量为32MByte,系统运行性能良好,能够较好的完成DDR SDRAM与AD 转换模块,PCI 总线接口模块之间的数据交换。图10 为数据采集卡对10kHz 正弦信号采样的波形。

  刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列

  新工艺成本激增的速度,在行业平均的复合年增长率几近持平的情况下,那些市场规模足够大的参与者才有机会持....

  赛灵思为客户提供相对灵活的domain-specific选择,与下游客户自己选择做domain-sp....

  应对摩尔定律挑战的一个典型方案是异构集成和3D-IC。这也是现在比较流行的所谓more than M....

  FPGA中的可编程逻辑块是查找表(LUT),它可以通过编程实现任意布尔函数:4个,5个或6个输入具有....

  芯片设计人员今天面临的最关键的问题之一是在设计过程中实时重新配置RTL,甚至在系统中也是如此。不幸的....

  在最原始的测试过程中,对集成电路(IntegratedCircuit,IC)的测试是依靠有经验的测试....

  本简易频谱分析仪由模拟高中频部分、显示处理部分和波形控制部分组成。模拟高中频部分采用了二次混频结构,....

  MYD-C7Z020是米尔科技推出的基于XilinxZynq-7000系列SoC芯片的一款FPGA+ARM的嵌入式开发板,旨在为开发者提供完...

  由于NAS系统成本低廉、配置方便,所以其普及率也逐步提高。但对于很多用户来说,NAS还没有普及到生活....

  如今,大多数通信网络中的高速数据传输采用的仍然是光的短脉冲。超宽带技术使用的是光纤链路,信息能够以光....

  大多数工程师在碰到需要在 FPGA 中实现诸如正弦、余弦或开平方这样的数学函数时,首先会想到的是用查找表,可能再结合线性内...

  在下一代无线局域网白皮书中已经讨论了最新的802.11标准存在的一些问题。众所周知,测试工程师都想尽快找到测试该标准的测试设备...

  随着现代通信技术的迅速发展,信号的调制方式向多样化发展,解渊技术也随之不断向前发展。为了对高速大带宽的信号进行实时解调,...

  在无线电接收机系统中,由于会受到发射机运动、接收机运动和标准频率随时间动态变化等因素的影响,其接收机接收信号往往会发生频...

  爱特梅尔公司(Atmel® Corporation)宣布推出SAM9G45-EK评测工具包,支持基于爱特梅尔400 MHz ARM926™之嵌入式微处...

  基于空间光调制器的计算全息三维显示技术,目前常采用透射式LCD和反射式LCoS作为空间光调制器,以改变光经过空间光调制器(...

  数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的•□▼◁▼功能元件粘合在一起来实现数字设计。...

  设计嵌入系统的主要挑战来自于需要同时优化众多设计因素。这些需要优化的设计因素包括单位成本、NRE(不可回收工程)成本、功率...

  但是,如果FPGA通过接口与DSP核心连接,并且高速视频数据是通过它来传输,那么它根本不是简单的系统。这种更高的设计复杂...

  越来越多的辅助驾驶、无人机、虚拟现实/增强现实、医学诊断、工业视觉等▷•●应用,为了追逐更高性能/差异化,....

  FPGA,是Field Programmable Gate Array的简称,中文名称为现场可编程门....

  英特尔至强6138P包括一个Arria10 GX 1150 FPGA内核,和高达160Gbps的I/....

  同样是存储器芯片,DRAM产品的价格在持续下行,市场一片冰天雪地;而NOR Flash产品则在需求持....

  要实现企业和行业的可持续发展,适应△▪▲□△竞争格局、客户群体、产品和服务需求等众多变化,中小企业的数字化转型....

  数据中心逻辑芯片是百亿美元市场,低延迟+高吞吐奠定FPGA核心优势。根据 Intel披露的数据,数据....

  FPGA是5G基础设施和终端设备的零部件,5G全球部署持续推进,基站、IoT、 终端设备、边缘计算的....

  人工智能在物联网(IoT)终端及云的边缘应用中突飞猛进,这主要得益于其无需网络连接到数据中心就能进行....

  2019年全球半导体市况表现不佳,增速大幅下滑,成为当前业界最为关注的话题之一。而本轮下行周期的成因....

  相变存储器具有很多优点,比如可嵌入功能强、优异的可反复擦写特性、稳定性好以及和CMOS工艺兼容等。

  我们使用计算机时,只要输入文字,计算机就会做出相应的反应,那么计算机是如何学会识字的呢?其实,计算机....

  本书旨在培养和锻炼单片机系统实用开发技能,全书以实践为主线,让读者在一个个实践案例中逐步掌握单片机电....

  本系统采用两片STC12C5A60S2增强型51单片机,双直流电机双轮驱动小车。通过接收点收到声音信....

  滤波器是一种用来消除干扰杂讯的器件,可用于对特定频率的频点或该频点以外的频率进行有效滤除。它在电子领....

  开发板采用高云半导体GW2AR-18 FPGA 器件,内嵌64Mbit PSRAM资源。高云半导体G....

  在商业软件中,电脑芯片已被遗忘。对于商业应用程序来说,这是一种商品。由于机器人技术与个人硬件设备联系....

  由于目前微电子技术已经发展到SOC阶段,即集成系统(Integrated System)阶段,相对于....

  1967年 IBM公司推出世界上第一张“软盘”,直径32英寸。随着技术的发展,软盘的尺寸一直在减小,....

  随着5G时代的逐渐逼近,物联网的快速发展促进着存储器需求的持续增长。数据表明,中国消耗全球20%的D....

  FPGA 全称「可编辑门阵列」(Field Programmable Gate Array),其基本....

  英特尔至强6138P包括一个Arria10 GX 1150 FPGA内核,和高达160Gbps的I/....

  本设计基于数字示波器原理,以高速转换器件、CP★◇▽▼•LD和单片机为核心,结合直接存储器存取(DMA)技术,....

  本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。8位数字信....

  基于FPGA的CPU集成将带来的一些潜在优势包括:更易于满足大多数系统的功能性需求;潜在的改善了系统....

  在许多应用场合,需要MATLAB与OrCAD之间进行数据通信。根据通信方式的不同,本文提出了两种Or....

  在信息大爆炸的时代,我们每天都要产生和面临大量的数据信息。现有的存储器在尺寸、性能、功耗、成本等方面....

  发展国产存储器芯片是中国科技发展的重要一环,芯片在现代生活中的作用真是太重要了。手机、电脑、空调、电....

  三星宣布已经开始大规模生产首款商用EMRAM产品,该产品基于28nm FD-SOI工艺技术,并计划在....

  智博会推动了新一轮科技革命和产业革命的新浪潮,智汇八方、博采众长,促进智能产业、智能制造、大数据智能....

  AI技术发展至今,安防行业热度毋庸赘言。在安防智能化进程中,摄像头、交换机、硬盘刻录机、各类服务器等....

  中国广州,2019年9月16日 - 全球增长最快的可编程逻辑器件供应商—广东高云半导体科技股份有限公....

  全球半导体市场迎来复苏。据WSTS统计,全球半导体市场规模2000-2009年CAGR为5.87%,....

  存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广,有很多层次,在数字系统中,....

  全球增长最快的可编程逻辑器件供应商—广东高云半导体科技股份有限公司(以下简称“高云半导体”),今日发....

  32位微型计算机接口技术及应用以32位微机接口为主要对象,从微机系统的角度深入地阐述了现代微机接口技....

  如今,随着移动互联网、云计算、智能终端等技术飞速发展,人类使用的数据量正以前所未有的速度爆炸式地急剧....

  人或多或少总会带有一些静电,如果不加注意,很有可能致电脑硬件的损坏。如果用户需要插拨电脑的中的部件时....

  日韩作为存储芯片的主要玩家,其产品几乎垄断了全球主流的市场。近年来,国内对存储芯片的重视,也诞生了诸....

  目前, DSP 技术已广泛用于信号处理、通信和雷达等领域。TI 公司的带EMIF 扩展存储器接口的浮....

  根据WSTS的数据,2018年全球集成电路市场规模达到4688亿美元,同期全球FPGA市场规模约63....

  RLBXA是一款2线串行接口EEPROM。它结合了我们公司的高性能CMOS EEPROM技术,实现了高速和高可靠性。该器件与I 2 C存储器协议兼容;因此,它最适合需要小规模可重写非易失性参数存储器的应用程序。 特性 优势 单电源电压:1.7V至3.6V(读取) 低功耗 擦除/写入周期:10 5 周期(页面写入) 高可靠性 容量:16k位(2k x 8位) 工作温度:-40至+ 85°C 接口:双线 C总线kHz 低功耗:待机: 2μA( max)有效(读取):0.5mA(最大值) 自动页面写入模式:16字节 阅读模式:顺序阅读和随机阅读 数据保留期:20年 上拉电阻:WP引脚上带有内置上拉电阻的5kΩ(典型值) 高可靠性 应用 手机相机模块 电路图、引脚图和封装图...

  TLC5958 具有 48k 位存储器的 48 通道、16 位 PWM LED 驱动器

  信息描述TLC5958 是一款 48 通道恒流灌电流驱动器,适用于占空比为 1 至 32 的多路复用系统。 每个通道都具有单独可调的 65536 步长脉宽调制 (PWM) 灰度 (GS)。采用 48K 位显示存储器以提升视觉刷新率,同时降低 GS 数据写入频率。输出通道分为三组,每组含 16 个通道。 各组都具有 512 步长颜色亮度控制 (CC) 功能。 全部 48 通道的最大电流值可通过 8 步长全局亮度控制 (BC) 功能设置。 CC 和 BC 可用于调节 LED 驱动器之间的亮度偏差。 可通过一个串行接口端口访问 GS、CC 和 BC 数据。如需应用手册:,请通过电子邮件发送请求。TLC5958 有一个错误标志:LED 开路检测 (LOD),可通过串行接口端口读取。 TLC5958 还具有节电模式,可在全部输出关闭后将总流耗设为 0.8mA(典型值)。特性 48 通道恒流灌电流输出具有最大亮度控制 (BC)/最大颜色亮度控制 (CC) 数据的灌电流: 5VCC 时为 25mA 3.3VCC 时为 20mA 全局亮度控制 (BC):3 位(8 步长) 每个颜色组的颜色亮度控制 (CC):9 位(512 步长),三组使用多路复用增强型光谱 (ES) PWM 进行灰度 (GS) 控制:16 位 支持 32 路多路复用的 48K 位灰度数据...

  TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

  信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...

  TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

  信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...

  TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

  信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm ◆■QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...

  TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

  信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...

  AD5175 单通道、1024位数字变阻器,配有I²C接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) I2C兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5175是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5175的游标设置可通过I²C兼容型数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5175不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5175提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展...

  AD5174 单通道、1024位数字变阻器,配有SPI接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) SPI兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5174是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)▲★-●于一体,采用紧凑型封装。 该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5174的游标设置可通过SPI数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5174不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5174提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展工业...

  AD5292 单通道、1%端到端电阻容差(R-TOL)、1024位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ、50 kΩ和100 kΩ 标称电阻容差误差(电阻性能模式):±1%(最大值) 20次可编程游标存储器 温度系数(变阻器模式):35 ppm/°C 分压器温度系数:5 ppm/°C +9V至+33V单电源供电 ±9V至±16.5V双电源供电 欲了解更多特性,请参考数据手册 下载AD5292-EP (Rev 0)数据手册(pdf) 温度范围:−55°C至+125°C 受控制造基线 唯一封装/测试厂 唯一制造厂 增强型产品变更通知 认证数据可应要求提供 V62/12616 DSCC图纸号产品详情AD5292是一款单通道1024位数字电位计1,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件能够在宽电压范围内工作,支持±10.5 V至±16.5 V的双电源供电和+21 V至+33 V的单电源供电,同时确保端到端电阻容差误差小于1%,并具有20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291和AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机...

  AD5291 单通道、1%端到端电阻容差(R-Tol)、256位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ, 50 kΩ和 100 kΩ 校准的标称电阻容差:±1%(电阻性能模式) 20次可编程 温度系数(变阻器模式):35 ppm/°C 温度系数(分压器模式):5 ppm/°C +9 V 至 +33 V 单电源供电 ±9 V至±16.5 V 双电源供电 欲了解更多特性,请参考数据手册 产品详情AD5291/AD5292属于ADI公司的digiPOT+™ 电位计系列,分别是单通道256/1024位数字电位计1 ,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件的工作电压范围很宽,既可以采用±10.5 V至±16.5 V双电源供电,也可以采用+21 V至+33 V单电源供电,同时端到端电阻容差误差小于1%,并提供20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291/AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机会。在20-TP◁☆●•○△激活期间,一个永久熔断熔丝指令会将游标位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5291/AD52...

  信息优势和特点 四通道、64位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1 存储游标设置,并具有写保护功能 上电恢复至EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多信息,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/▲●…△递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户▲=○▼自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  AD5254 四通道、256位、 I2C 、非易失性存储器、数字电位计

  信息优势和特点 四通道、256位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1存储游标设置,并具有写保护功能 上电恢复为EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读/写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多特性,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件★△◁◁▽▼的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  信息优势和特点 非易失性存储器可保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保留期限:100年(典型值, TA = 55°C )产品详情AD5252是一款双通道、数字控制可变电阻(VR),具有256位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄...

  信息优势和特点 非易失性存储器保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保持能力:100年(典型值,TA = 55°C )产品详情AD5251是一款双通道、数字控制可变电阻(VR),具有64位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该▪•★设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄存器...

  信息优势和特点 双通道、1024位分辨率 标称电阻:25 kΩ、250 kΩ 标称电阻容差误差:±8%(最大值) 低温度系数:35 ppm/°C 2.7 V至5 V单电源或±2.5 V双电源 SPI兼容型串行接口 非易失性存储器存储游标设置 加电刷新EEMEM设置 永久性存储器写保护 电阻容差储存于EEMEM中 26字节额外非易失性存储器,用于存储用户定义信息 1M编程周期 典型数据保留期:100年 下载AD5235-EP数据手册 (p▪…□▷▷•df) 温度范围:-40℃至+125°C 受控制造基线 一个装配/测试厂 一个制造厂 增强型产品变更通知 认证数据可应要求提供 V62/11605 DSCC图纸号产品详情AD5235是一款双通道非易失性存储器1、数控电位计2,拥有1024阶跃分辨率,保证最大低电阻容差误差为±8%。该器件可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和出色的低温度系数性能。通过SPI®-兼容串行接口,AD5235具有灵活的编程能力,支持多达16种工作模式和调节模式,其中包括暂存编程、存储器存储和恢复、递增/递减、±6 dB/阶跃对数抽头调整和游◇…=▲标设置回读,同时提供额外的EEMEM1 ,用于存储用户定义信息,如其他元件的存储器数据、查找表、系统标识信息等。...

  信息优势和特点 1024位分辨率 非易失性存储器保存游标设置 上电时利用EEMEM设置刷新 EEMEM恢复时间:140 µs(典型值) 完全单调性工作 端接电阻:10 kΩ、50 kΩ、100 kΩ 永久存储器写保护 游标设置回读功能 预定义线性递增/递减指令 预定义±6 dB/步对数阶梯式递增/递减指令 SPI®兼容型串行接口 3 V至5 V单电源或±2.5 V双电源供电产品详情AD5231是一款采用非易失性存储器*的数字控制电位计**,提供1024阶分辨率。它可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和遥控能力。该器件功能丰富,可通过一个标准三线式串行接口进行编程,具有16种工作与调整模式,包括便笺式编程、存储器存储与恢复、递增/递减、±6 dB/步对数阶梯式调整、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。在便笺式编程模式下,可以将特定设置直接写入RDAC寄存器,以设置端子W–A与端子W–B之间的电阻。此设置可以存储在EEMEM中,并在系统上电时自动传输至RDAC寄存器。EEMEM内容可以动态恢复,或者通过外部PR选通脉冲予以恢复;WP功能则可保护EE...

  28是一个EEPROM串行128-Kb SPI器件,内部☆△◆▲■组织为16kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25128设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 片上ECC(纠错码)使该器件适用于高可靠性应用。 适用于新产品(Rev. E)。 特性 20 MHz SPI兼容 1.8 V至5.5 V操作 硬件和软件保护 低功耗CMOS技术 SPI模式(0,0& 1,1) 工业温度范围 自定时写周期 64字节页面写缓冲区 块写保护 - 保护1 / 4,1 / 2或所有EEPROM阵列 1,000,000计划/时代se周期 100年数据保留 8引脚SOIC,TSSOP和8焊盘TDFN,UDFN封装 此设备无铅,无卤素/ BFR,符合RoHS标准 其他识别具有永久写保护的页面 应用 汽车系统 通讯系统 计算机系统 消费者系统 工业系统 电路图、引脚图和封装图...

  56是一个EEPROM串行256-Kb SPI器件,内部组织为32kx8位。它具有64字节页写▼▼▽●▽●缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25256设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 片上ECC(纠错码)使该器件适用于高可靠性应用。 适用于新产品(Rev. E)。 特性 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0)& (1,1) 64字节页面写缓冲区 具有永久写保护的附加标识页(新产品) 自定时写周期 硬件和软件保护 100年数据保留期 1,000,000个程序/擦除周期 低功耗CMOS技术 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 工业温度范围 8引脚SOIC ,TSSOP和8焊盘UDFN封装 此器件无铅,无卤素/ BFR,以及符合RoHS标准 应用 汽车系统 Communica tions Systems 计算机系统 消费者系统 工业系统 ...

  信息 CAT25040是一个4-kb SPI串行CMOS EEPROM器件,内部组织为512x8位。安森美半导体先进的CMOS技术大大降低了器件的功耗要求。它具有16字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25040设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 16字节页面写入缓冲区 自定时写入周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 低功耗CMOS技术 1,000,000编程/擦除周期 100年数据保留 工业和扩展温度范围 PDIP,SOIC,TSSOP 8引脚和TDFN,UDFN 8焊盘封装 这些器件无铅,无卤素/ BFR,符合RoHS标准...

  60是一个EEPROM串行16-Kb SPI器件,内部组织为2048x8位。它们具有32字节页写缓冲区,并支持串行外设接口(SPI)协议。通过片选( CS )输入使能器件。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 HOLD 输入可用于暂停与CAT25160设备的任何串行通信。这些器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 特性 10 MHz SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0& 1,1) 32字节页面写入缓冲区 自定时写周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 低功耗CMOS技术 1,000,000个编程/擦除周期 100年数据保留 工业温度范围 符合RoHS标准的8引脚SOIC,T SSOP和8-pad UDFN软件包 应用 汽车系统 通讯系统 计算机系统 消费者系统 工业系统 电路图、引脚图和封装图...

上一篇:采用Spartan3系列可编程逻辑器件实现智能变送器的设计
下一篇:学习古典文学作品不宜离开文本意象谈考证